16位单周期处理器的verilog实现。包括存储模块和仿真模块，结构很清晰，大学计算机组成原理课程必备。