推荐下载
-
60进制加法计数器VHDL QuartusII仿真
60进制加计数VHDLQuartusII仿真可自由更改进制
63 2019-07-07 -
用VHDL设计100进制加减计数器
这是用VHDL设计的100进制的加减计数器
43 2018-12-07 -
VHDL写的32位计数器
VHDL写的32位计数器，两个四位共阳数码管输出 每次停止后串口输出。
85 2018-12-09 -
VHDL编写的16位计数器
利用VHDL编写的16位数字计数器，另外可在程序中修改为任意的2N分频器
21 2019-05-13 -
4位EDA计数器VHDL语言
详细说明了4位十进制的VHDL表示方法，以此为经验可以编写任意进制的计数器
11 2020-07-25 -
分频器加12进制计数器VHDL
十二进制异步计数器，内置分频器，含测试代码VHDL，上机测试成功
36 2019-04-28 -
四位全加器VHDL代码
四位全加器Verilog码，这是在学校做实训的时候弄的，用Quartus软件仿真什么的，没问题......
24 2019-05-27 -
VHDL四位全加器代码
这是本人自己写的，能够运行的。用的方法很简单，就是根据自己画的电路图，原图翻译……应给便于理解吧。嘻嘻说实话，难度高的——咱也不会写啊！！！
30 2019-05-31 -
EDA实验报告异步清除十进制加法计数器的设计
异步清除是指复位信号有效时，直接将计数器的状态清零。在本设计中，复位信号为clr，低电平有效；时钟信号时clk，上升沿是有效边沿。在clr清除信号无效的的前提下，当clk的上升沿到来时，如果计数器原态
43 2018-12-08 -
数字电路十进制计数器实验报告含代码感想
1.实验目的:(1)学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别(2)掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法2.实验要求:(1)使用合适的方法来编程实现
43 2019-04-30
用户评论