简单的Verilog语言编写的八位运算器,实现加减与或移位自增自减等运算,可以判断结果是否为0,是否有进位。仿真波形图为没加仅为检测之前的,运行环境MaxPlus。写的不好,求轻喷