频率计的仿真和源程序

关于等精度频率计的设计，用VDHL编程设计数字频率计,除单片机、被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现

频率计我们综合课设时同学们用protues做的数字频率计

此设计是基于FPGA的频率计设计。压缩包里有详细的项目和设计文档。硬件资料将在“我的资料”里上传。仅供大家下载参考学习。

labwindows编写的虚拟频率计，能测量幅值和频率。

48Mhz测量12Mhz以下频率,并通过数码管显示

详细介绍了等精度测量的原理,并给出等精度测量的思想在FPGA上实现的方法。测试结果表明该等精度测量方案误差非常小,在测量范围内误差恒定。该设计方案对测量频率实现设计具有一定的借鉴。

非常精确而且测量范围很广,通过51单片机测量,LCD1602实时显示。

第一次用CPLD编写完成的频率计，虽然不是很有水平，但却实现了对各种信号的频率测量。

VerilogHDL语言的频率计，非常实用，已经通过编译，

频率计设计 vhdl fpga 毕业论文 已经通过论文答辩 有紡真图