七段数码管时钟显示的verilog源代码,已做过FPGA验证。