VHDL时序逻辑电路设计，包括触发器和60位计数器。