基本的运用VHDLy语言设计基本的时序逻辑电路和状态机