使用VerilogHDL实现FPGA的按键消抖(prj为工程文件存放目录rtl为verilog可综合代码img为设计相关图片存放目录doc为设计相关文档存放目录testbench为对应的testbench存放目录prj文件夹下的ip文件夹存放quartusii中生成的ip核文件)