本人设计的一个基于FPGA用verilogHDL设计的bayer转RGB模块,算法是双线性插值,模块是64X64