推荐下载
-
Verilog HDL语言在FPGA CPLD开发中的应用
随着集成电路规模的越来越大,数字系统设计的越来越复杂,Verilog HDL语言在硬件电路设计的优越性也会越来越显突出。本文讲Verilog HDL语言在FPGA/CPLD开发中的应用
20 2020-08-19 -
基于FPGA的Verilog语言的数字电压表
性能： ① 用EDA实训仪的I/O设备和PLD芯片实现数字电压表的设计，用4只八段数码管显示被测电压的结果。 ② 测量范围为0V～5V，测量精度为0.001V。 ③ 可以用EDA实训仪上的A/D输入端
11 2020-07-17 -
fpga Verilog语言的中状态机的资料
Verilog语言的状态机教程，使用状态机是Verilog语言更加清晰
21 2020-04-24 -
基于FPGA的Verilog语言的波形发生器
波形发生器功能：基于FPGA的Verilog语言的设计，可以实现发生锯齿波、三角波、方波、正弦波，附加功能有幅度调节，资源中有工程文件和仿真数据。
28 2019-09-13 -
verilog语言的FPGA数字锁相环PLL实现
使用verilog语言实现的FPGA数字锁相环（pll）
22 2019-05-27 -
verilog语言编写FPGA平台全数字锁相环
全数字锁相环在FPGA平台通过verilog语言编写
16 2019-04-28 -
FPGA VGA图片放大设计及Verilog语言应用案例
本文将介绍如何使用quartus 13.1版本进行FPGA+VGA图片放大的设计，并通过Verilog语言编写实现。通过该设计，可以实现对使用vga接口的显示器上的图片进行放大处理。对于初学者来说，可
8 2023-07-23 -
基于FPGA的verilog语言的四位全加器
可以实现两个四位数相加的电路
10 2021-03-02 -
串行和并行的读写时序
串行,并行读写时序图,有效的区分二者在读和写时的不同
17 2020-09-17 -
基于FPGA的并行DDS
介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频
9 2020-10-28
用户评论