数字秒表的设计与实现

数字式秒由时钟源，RS触发器，单稳态触发器，六进制和十进制计数器构成

非常详细的课程设计报告！可以直接拿去用，当然你也可以修改修改。共享

数字秒表源文件实现自动计时功能60s使用芯片8255和8253实现

在体育比赛、时间准确测量等场合通常要求计时精度到1%秒(即10 ms)甚至更高的计时装置,数字秒表是一种精确的计时仪表,可以担当此任。本课题的设计任务设计一个以数字方式显示的计时器,即数字秒表。

该数字秒表基于EDA技术模块化设计，利用QuatusII软件进行编译，采用自顶向下的方法设计而成。提供全部源代码及工程文件，为学习QuatusII自顶向下方法的朋友提供参考。

VHDL语言。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

本电路采用555定时器及电阻、电容组成多谐振荡器为74LS160提供时钟信号。由74LS00两个与非门组成RS触发器,以及两个74LS00、C3、R17组成单稳态电路。利用74LS160作为十分频和加

电子秒表在生活中的应用,它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。有机械秒表和电

实现基本的秒表功能,具备秒表的计时功能,有清零功能

基于verilog实现的秒表设计可以实现毫秒秒分钟等功能