FIFO IP核的调用及仿真

ipController.altera's ip core.rar

网上淘到的15个免费IP核，希望对大家有所帮助。文件共分三个部分。下载完后解压即可。

开发 quar软件的所有 IP 核的许可证是开发 quartusIP 核所必需的。

SDRAM IP core VerilogHDL source code

ISE design flow based on IP core

使用verilog HDL语言编写的串口IP核，经过波形仿真验证

CAN总线IP核源码，非常成熟的源码，可以直接拿来用

构建片上ROM,存储数据,通过signalTap II观察读出的数据,通过In System Memory Content Editor 更改ROM中存储的数据

这里从Altera IP核出发,建立了基4算法的512点FFT工程,对不同参数设置造成的误差问题进行分析,并在EP2C70F896C8器件上进行基于Quartus II的综合仿真,得到利用FFT IP

随着集成电路制造技术迅速向亚微米发展, 产生了系统级集成的新概念, 为缩短系统级芯片的设计时间, 重复利用已有的设计, 核基设计方法被广泛采用。本文介绍了核的分类及核基FPGA 的设计流程, 讨论了软