verilog HDL编写的基于FPGA的信号发生器设计