基于时钟分频的PWM发生器： 产生一个输出频率为50Hz、占空比为50%的PWM信号去驱动蜂鸣器的发声。 文件中包括Verilog和VHDL的两种语言的Quartus II程序，请您参考。
多种信号发生器的设计方案和调试(包含电路和报告),绝对实用,是本人在CSDN和其他地方搜集的多种资料的集合!
本设计以ARM为核心，控制FPGA实现直接数字频率合成功能。FPGA内部的地址累加器作为相位数据，以查表方式得到幅度数据，通过高速D／A转换器和高速运放得到所需输出信号波形。输出信号的幅度调节则由模拟
这个一个基于DDS技术的FPGA函数信号发神器设计程序。 里面包含了 正弦波、三角波、方波、2ASK、2PSK信号的产生。 频率输出精度优于10-5。 程序设计清晰简单，适合初学者使用借鉴。 开发平台
分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统
能产生正弦波、方波、三角波。频率可调，电压幅值可调。
基于51单片机的函数信号发生器，利用proteus仿真电路
Multifunction function signal generator simulation file
实现信号发生器功能 可添加不同噪声。并求大神帮忙解决为什么频率高时失真严重，要求最高能达到20000HZ
本系统以精密波形发生器ICL8038为核心器件，配合宽带高速四路JFET输入运算放大器LF347，制作并实现了可不失真输出方波，三角波，正弦波三种波形的信号发生器。经测试结果表明该系统在不失真的情况下
用户评论