基于VHDL占空比可控的整数半整数分频器

详细描述了基于FPGA的偶数分频以及奇数分频的各种实现方法，并分别作了比较

基于PLD的分频器的设计包括源代码引言译文等资源

用于分区时的硬盘整数分区计算器，便于准确分区大小。

硬盘整数分区计算器,,可以计算FAT和NTFS下数值成整数

硬盘整数分区计算器,用于硬盘分区是得到准确的数，而不会出现分20g时，显示为19.9g的尴尬场面。

数字逻辑课程实验,logisim支持的circ文件,包含模6至模41分频器(用于秒表制作),将logisim软件产生的频率划分为合适的大小,以保证计数器做的秒表能按照精确的时间计时。

由100mhz的分频为1mhz时钟和62.5k的时钟

这是一个基于VERLOG语言的FPGA程序。它的功能就是实现对某个频率进行分频。

完整的单片机脉冲分频器设计，包括电路图及代码

模拟分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放