FIFO的verilog描述

目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL? 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描

电子时钟程序Verilog程序描述，时钟是24小时制，输出显示是七段码

VERILOGHDL硬件描述语言本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本

www.bestlinux.cn西安万达嵌入式目录译者序前言第1章简介11.1什么是VerilogHDL？11.2历史11.3主要能力1第2章HDL指南42.1模块42.2时延52.3数据流描述方式5

硬件描述语言Verilog_HDL,主要介绍Verilog中的语句，并带有部分实例

芯天地verilog硬件描述建模篇，对于认识verilog很有帮助。很经典

非常经典！学习verilog的必备！Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字

verilog 描述移位寄存器 并用multisim生成电路图 。

目 录译者序前言第1章 简介 11.1 什么是Verilog HDL？ 11.2 历史 11.3 主要能力 1第2章 HDL指南 42.1 模块 42.2 时延 52.3 数据流描述方式 52.4 行

目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描