暂无评论
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数
同步异步FIFO设计，采用双端口RAM，内涵源代码及其注释
同步异步世界有基于多时钟域的异步FIFO设计异步FIFO的VerilogHDL设计异步时钟亚稳态及FIFO标志位的产生
使用verilog语言实现异步FIFO。并且在modisim仿真成功。并且附带(_tb)文件,可以直接运行。
用VHDL语言实现FIFO，绝对没有错误，可执行，在modelsim6.0
vmm很好的例子，有详细的文档以及源代码。详细看附件。如果好的话，吼一声！呵呵源代码
FIFO基本原理及verilog代码FIFO,verilog,代码,原理,源代码及测试代码
MATLAB仿真实验以及各实验的相应代码，还有各个实验的仿真图，资料很全。
FIFO (先进先出队列)是一种在电子系统得到广泛应用的器件,通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包
FIR滤波器的verilog实现，可综合代码，适合作为初学者学习。代码书写符合代码规范。
暂无评论