用户评论
推荐下载
-
补码一位乘的程序设计
本课设采用COP2000实验仪软件和计算机实现补码一位乘的功能，利用伟福COP2000的指令集编程实现。
51 2018-12-26 -
定点补码一位除法器的设计
定点补码一位乘法器的整体设计包含乘数模块，部分积模块，数据选择器模块和求补模块，数据选择器模块和求补模块，乘数模块，部分积模块作为底层设计，前者采用Verilog语言设计输入方式，后三者及顶层的乘法器
42 2018-12-28 -
图灵书籍码农·进击的Java第16期.pdf加码农·如何成为一位数据科学家第17期.pdf
图灵书籍包括码农·进击的Java（第16期）.pdf、码农·如何成为一位数据科学家（第17期）.pdf。
25 2019-07-28 -
输入一位三位数让它们分别显示百位数和十位数和个位数
输入一个任意的三位数，让它们分别显示百位数和十位数和个位数。
92 2019-05-13 -
2016春青岛版数学三下第一单元采访果蔬会两三位数除以一位数二ppt课件
2016春青岛版数学三下第一单元《采访果蔬会--两、三位数除以一位数二》ppt课件
7 2020-11-26 -
2016冀教版数学三年级上册第2单元两三位数乘一位数估算课件
2016冀教版数学三年级上册第2单元《两、三位数乘一位数》(估算)课件
7 2020-11-26 -
一位全加器.circ
logisim的设计文件，基于此可进行一位全加器实验
25 2020-05-30 -
VHDL一位全加器
EDA技术与VHDL实验一一位全加器，含完整实验报告
31 2019-09-26 -
一位PWM输出
在quartus9.0环境 下用verilog语言实现 1位PWM波的输出。可以控制3色LED的色彩，程序简单，适合初学者
29 2019-03-16 -
原码一位乘法运算器
用vhdl语言编写原码一位乘法运算器...........................................................
39 2019-05-15
暂无评论