推荐下载
-
课程设计六十进制计数器的设计
课程设计:六十进制计数器的设计 实验目的 1.进一步掌握VHDL语言中元件例化语句的使用 2.通过本实验,巩固利用VHDL语言进行EDA设计的流程
10 2020-07-20 -
同步二十进制计数器的设计与实现
本人计算机组成原理的一个课程设计,属于硬件实现的同步二-十进制计数器的实现,里面包括任务书、目录等完整的文档。
11 2020-08-07 -
EDA十进制频率计设计
十进制频率计设计的VHDL程序。运用了元件的例化与调用。
23 2019-06-05 -
实验四计数器及其应用
实验四 计数器及其应用
26 2018-12-17 -
verilog十进制计数Quartus9.0
Verilog decimal count Quartus 9.0
23 2019-06-23 -
VHDL语言编写的十进制计数器和七段译码器
VHDL语言编写的十进制计数器和七段译码器,下来就知道了
21 2020-05-23 -
6位十进制记数显示器
6位十进制记数显示器,用多块CD4553和CD4543构成.
23 2019-03-09 -
100进制计数器
基于quartus ii的100进制计数器vhdl语言
54 2018-12-07 -
60进制计数器
60进制计数器
32 2019-02-22 -
10进制计数器
10进制计数器
22 2019-02-22
用户评论