2个74160做的60进制计数器

同步60进制递增计数的msm原理连接图，详细介绍了该工作项目的原理以及连接方式相信很不错的

60进制计数译码显示连线图，需要的速度下～～～

十二进制异步计数器，内置分频器，含测试代码VHDL，上机测试成功

本电路用同步十进制加法计数电路和同步六进制加法计数器电路的有机组合, 实现了六十进制加法计数器的功能. 通过该例子的设计, 可对同步N进制加法计数器输出Y的设定有进一步的认识.

用multisim仿真的16进制计数器，用两个显示管显示。可以借助这个设计更多的n进制计数器

这是用VHDL设计的100进制的加减计数器

单片机16进制计数器设计 采用两位数码管 按键盘上以固定键，每按一次加1到5后清零 复位时显示00

所谓异步计数器电路,是指其构成的基本功能单元触发器的时钟输入信号不是与触发器在一起的,有的是外输入的脉冲信号,有的是其他触发器的输出,这样当外输入脉冲信号到来的时候,触发器的翻转有先有后,是异步的。

支持系统时钟为50Mhz的计数器，可以将十进制改为任意进制的计数器，也可作分频器使用。

设计并制作一个两位十进制步进步进计数器，要求从0到80步进计数。