高性能嵌入式UART IP核的设计.PDF

基于FPGA实现UARTIP核的多串口电路设计，设计多串口的朋友会喜欢的。要用CAJVIEWER来打开哦。

导读:本文将介绍如何在Altera开发平台上,使用Nios软核CPU来构建嵌入式Internet系统;并结合以太网远程数据采集系统的实例,介绍此类系统硬件,软件的设计方法。 引言 自上个世纪末

本文介绍了专为嵌入式系统设计的VK32系列新型多总线接口通用异步串行收发接器(UART)器件的原理以及在税控POS、远程自动抄表系统、嵌入式车载信息平台和串口服务器中的应用技术。

基于Lua脚本语言的嵌入式UART通信方案设计

嵌入式系统的c程序设计

导读:日前,Altera公司宣布推出一款高性能四核64位ARM Cortex-A53的Stratix 10 SoC器件,该器件是采用Intel 14nm三栅极工艺制造,并且与与包括OpenCL在内的A

系统总体设计方案 本系统的总体设计框图如图1所示。 图1 系统框图 Nios II处理器在SDRAM中开辟帧缓冲(Frame buffer),可以是单缓冲也可以是双缓冲。以单缓冲为例。处理器将一帧

嵌入式系统开放研究小组OpenIPCore开发小组

ARM已成为移动通信、手持设备、多媒体数字消费嵌入式解决方案的RISC标准。

纯文字版的，不是扫描的！很详细呦！对于日常设计中应用的基本算法都有的！