verilog实现DDS

Rgmii's verilog implementation

verilog的agc实现，输出六位，输入16位

VerilogHDL/VHDL开发之Verilog实现冒泡排序

用verilog实现的微程序型的简单CPU源代码，严格按照计算机组织与结构中CPU结构的设计，已测试可以运行。

基于verilog语言的实现UDP和IP的简单协议，在开发板上调试通过

CPU设计：用verilog实现cpu的设计，自己动手实现哦，感觉不错！

SPI的verilog实现，可以实现MCU与FPGA的通信，以及可以略加修改实现nios的IP核

sobel的verilog实现，已经在FPGA上验证，可用。。。程序优化过，可以跑比较高的频率。

经过验证，目前此网上比较少，给初学者参考。有很好的实际意义

SPI的verilog实现有详细的注释全面且容易理解好东西分享一下