VerilogHDL使用简介;什么是VerilogHDL?VerilogHDLvs.VHDL;VerilogHDL语法;设计描述层次;设计的测试与验证;可综合的设计;有限状态机(FSM);一个除法器的设计实例;常用仿真器和综合软件