分析、优化和消除带 VCO 的锁相环在高达 13.6 GHz 处的整数边界杂散

介绍了软件锁相环的实现过程及参数选择

The principle and application of digital phase-locked loop

一篇有关锁相环研究的研究生论文！对锁相环的学习者来说绝对有帮助的！

基于VHDL的数字锁相环设计，在quartus2环境下编写的VHDL。所有完整的程序打包。

讲述数字锁相环的原理和操作方法,非常全面,不可错过的好东西

锁相环(PLL)是现代通信系统的基本构建模块PLLs通常用在无线电接收机或发射机中,主要提供“本振”(LO)功能;也可用于时钟信号分配和降噪,而且越来越多地用作高采样速率模数或数模转换的时钟源。

基于CZT算法的锁相环技术，秦媛倩，，锁相同步技术是保障供电质量的一个重要因素，也是众多电力电子装置中的一个共用技术。锁相环路的性能优劣将直接关系到相关装置的

PLL组件模块和工作原理。TheWorldLeaderinHighPerformanceSignalProcessingSolutions锁相环的基本原理AGENDAPLLComponentBlock

近年来数字通信便得越来越重要，甚至在传统的模拟领域如电话、收音机和电视机中也是如此。因为只要有数字数据传输，同步就是一个极其重要的任务，所以锁相环和相关电路或得了广泛的应用。如今，锁相环路正朝着数字化

本文主要介绍，全数字锁相环的设计方法，并用fpga实现 且给出了verilog代码，仅供大家参考学习