硬件描述语言 Verilog

主要用于设计6万-100万门的大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。在原理图输入等方面，Maxplus2被公认为是最易使用，人机界面最友善的PLD开发

VHDL 是一种标准描述语言，基于VHDL的分频器硬件描述

:叙述了全数字锁相环的工作原理,提出了应 用VHDL 技术设计全数字锁相环的方法,并用复杂 可编程逻辑器件CPLD 予以实现,给出了系统主要 模块的设计过程和仿真结果。

经常看到C、C++等高级语言有很多规范,实际上在编写硬件描述语言程序的时候,如果按一定的规范去做,会减少很多错误的发生,起到事半功倍的效果。

硬件描述语言(英文: Hardware Description Language ,简称: HDL )是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言,数字电路系统的设计可以从顶层到底

硬件描述语言（英文：HardwareDescriptionLanguage，简称：HDL）是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到

VHDL是一种标准的硬件描述语言,该文本较详细的给出关于该语言的基础编程语言!

用于硬件描述语言HDL的编程设计。根据此规范,可以保证所编写程序继承性和可读性。

由Altera公司开发 集成在Altera软件 Max+Plus II中

此书是硬件描述语言VHDL电路设计的教科书