vhdl语言的bcd计数器

weixin_56117 39 0 rar 2019-06-04 05:06:13

VHDL语言描述的bcd计数器，基于MUX+PLUSII平台

推荐下载

STM32定时器做外部计数器(非ETR脚)

最简单的入门级verilog程序计数器的写法有很多这只是其中的一种领会思想即可自己编写

eda9999计数器用于工厂产品技术,采用160技术

加法计数器是随着计数脉冲的不断输入而递增计数的；减法计数器是随着计数脉冲的不断输入而递减计数的；可增可减的称可逆计数器。

系统性能测试操作系统相关性能计数器说明.docx

摸4、8、16计数器verilog源码需要自己建立工程

jsp计数器,不会因为刷新时而增加

使用74ls164译码器驱动数码管计数器.ppt2014/5/1上传

用74ls1602实现两位加减计数器。74ls1602负责计入检测到的脉冲,7448把74ls1602译码,最终由数码管显示

用户评论

请输入评论内容

评分：

卡了网匿名网友 2019-06-04 05:06:13

写的还好，很实用