单周期CPU设计与实现

用Vivado实现一个单周期CPU，不包含烧电路板内容，根据2018年的计算机组成原理及接口技术的实验课程要求。

处理器应支持指令集为：{addu, subu, ori, lw, sw, beq, lui, jal, jr,nop}。 addu,subu可以不支持溢出。 处理器为单周期设计。 不需要考虑延迟槽。

计算机组成原理实验多周期CPU设计VivadoMIPS基本指令都有实现，包括bgtzjjalbne等等基本指令

计算机组成原理课程作业：使用verilog完成1、完成四十余条MIPS指令；2、使用五级流水线；3、单发射，无cache，无分支预测，使用延迟槽；4、含测试代码和说明文档。

里面有多周期和流水线CPU的VERILOG代码实现，适合学习计算机原理课程设计

RISC_V多周期CPU设计，里面包含基于最新提出的RISC_V指令集设计的多周期CPU，使用Verilog语言，代码注释详细，提供官方给出的测试样例，RV32I基本整数指令四十多条指令都有实现，波形

参考所给的16位实验CPU的设计与实现，体会其整体设计思路，并理解该CPU的工作原理。在此基础上，对该16位的实验CPU（称为ExpCPU-16）进行改造，以设计得到一个8位的CPU。总的要求是将原来

支持Javacard技术标准是智能卡的发展方向,目前的Javacard系统大多是采用软件虚拟机的方式来解释执行或者通过just-in-time方式执行Java指令,系统软件平台本身占用了大量的资源,且

本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。内含仿真，可直接仿真验证

共包含9条指令，包含控制部分，数据通路，ALU等模块，可供设计参考