Systemverilog+UVM搭建SOC

最新的uvm1.2源代码，深入学习uvm验证最佳的资料。

uvm实战源码，附带uvm1.1d库，可以对照着书籍，直接用源码来进行书上的实验

UVM2017.03成为IEEE标准之一,codeis:1800.2-20172011年2月，Accellera通过了通用验证方法学1.0版，并得到了三大厂商（Cadence、Synopsys和Men

UVM_CookBook_2013,主要讲述UVM的使用方法.

一组UVM验证平台的示例代码，可以在Modelsim10.4+UVM-1.1d环境下运行

类库手册，可以用来帮助使用uvm。

UniversalVerificationMethodologyRegisterandMemoryModel

UVM验证方法学，讲的非常细。个人认为很好！按照各种实例教你如何使用UVM搭建TestbenchfTheTestBenchModule

关于UVM几个机制的解释。 sequence机制 简单说明:sequence机制是为了独立出“生成transaction”的这部分操作而建立的机制。 特点:  支持多种uvm_do宏命令  有优先

build function 自顶向下 创建和配置平台结构 connect function 自底向上 建立连接 run task 自底向上 运行阶段 在build phase在自顶向下过程中,对同一