用VHDL语言所编写的动态数码管显示,在配置好管脚后就能下载到FPGA中。