Verilog HDL数字控制系统设计实例

数字控制开关电源的设计

硬件描述语言，有关集成电路方面，包括初级篇 中级篇 实践篇 语法篇

verilogHDLexamples,基于verilog的非常实用的一些举例链接，可以直接下载

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式

本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言本身和建模方法，对实际数字系统设计

本书以实例讲解的方式对hdl语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了veriloghdl语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用ver

练习一．简单的组合逻辑设计目的:掌握基本组合逻辑电路的实现方法。练习二.简单时序逻辑电路的设计目的：掌握基本时序逻辑电路的实现。练习三.利用条件语句实现较复杂的时序逻辑电路目的：掌握条件语句

EDA先锋工作室出的书，实际工作意义非凡。让你真正理解什么是硬件设计语言。让你真正理解什么是行为级描述和RTL描述让你真正理解验证的意义和过程。

一本很好的学习verilog hdl的教材，内容精简，易懂。

设计与验证-VerilogHDL