数字跑表设计

基于eda的一个数字秒表的设计，包括部分仿真结果，和全部的vhdl源程序

verilog设计的数字跑表：1．具有暂停/启动功能；2．具有重新开始功能；3．用6个数码管分别显示百分秒、秒和分钟。

用verilog写的数字跑表程序，程序简洁易懂，适合初学者学习

数电课设从仿真到AD原理图pcb再到VERILOG程序

EDA（ElectronicDesignAutomation）电子设计自动化技术作为现代电子技术的核心，它依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设

采用时序逻辑电路设计一个跑表电路，通过按钮控制，可以显示时分秒并实现清零、开始功能。同时，数字显示的控制也进行了详细阐述，方便读者了解电路的工作原理和实现过程。

vhdl语言实现数字跑表，可计时一个小时。

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。

VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能

本代码采用verilogHDL编写，实现的是数字跑表功能