基于verilog的CPU

一个基于verilog的数字钟程序,用xilinx的basys2开发板

用cpld实现m序列的fsk调制，调制信号的1码对应于频率为f1的正弦波，0码对应于频率为f2的正弦波，最后将两种频率的正弦波拼接后输出。

全面的实验教程，仿真，开发板的调试，代码完全正确！

这是一个基于verilog的小数分频，在FPGA开发设计中，分频模块必不可少的会用到。

通过对输入的信号的检查实现了对输入波形的频率计算并有控制信号

在cyclone 2上实现的Pwm发送程序，用的是verilog hdl语言，可以实现多种频率的PWM发送

自己编写的基于Verilog语言的串口程序，协议为RS232，UCF文件的引脚定义可修改

用verilog HDL编写的ARM处理器核，可以在你的FPGA中进行移植

基于verilog的串口通信实现，串口通信简介和原理讲解。

这是用verilog hdl编写的串口通讯代码，可以作为参考。