基于verilog的5分频电路设计