带进位的十进制加法器,VHDL语言编写,可直接应用,可进行仿真。
利用MFC编写的加法器,界面简单,编程思路清晰
EDA课程中关于10进制加法器的VHDL语言设计学习,,比较简陋,
vc++的加法器设计
用VC编写的加法器,简单小程序,适合VC初学者借鉴
数字逻辑课程作业 利用BCD码实现加法器
此设计是超前进位加法器,包括ise工程,应用于CPU设计之中。
主要是用C++语言写的QT编程代码。主要功能是一个加法器
基于vivado开发平台使用Verilog实现四位加法器的设计然后再级联实现八位加法器
PSCAD中自定义的加法器,适合初学PSCAD者使用,特别是PSCAD脚本的编写