costas环verilog实现

基于quarters的实现。Verilog编写

使用Verilog 实现DDS功能 内部采用32位控制字 有注释 结构正确

用verilog实现des的加密算法,并且在FPGA上可以进行实现

verilog的串口程序，可以实现波特率的改变。没有使用状态机。

8051 verilogHDL，已经通过综合，实现面积小

8051的verilog实现 适用于各种工作需要的啊

Verilog来实现数字跑表的功能，当中涉及到消抖程序的设计，分频，以及模块化的设计方法等。基本功能与手机中常用的数字跑表相似。

多种方法实现约瑟夫环,对线性数据结构有更好的理解

任务：编号是1，2，……,n的n个人按照顺时针方向围坐一圈，每个人只有一个密码（正整数）。一开始任选一个正整数作为报数上限值m,从第一个仍开始顺时针方向自1开始顺序报数，报到m时停止报数。报m的人出列

用C++实现约瑟夫环的编译