基于FPGA数字频率计设计
本设计使用VHDL语言写的,并在QuartusII 12.0上进行了仿真实验,并在A-C5FB开发板上进行验证。
文件列表
基于FPGA数字频率计设计
(预估有个120文件)
led_0_7.vhd.bak
3KB
even2.vhd.bak
262B
jishu.bsf
2KB
pinlji1.(1).cnf.cdb
8KB
pinlji1.map.bpm
654B
pinlji1.map.cdb
9KB
pinlji1.cmp.cdb
33KB
pinlji1.sgdiff.cdb
11KB
pinlji1.cmp.bpm
679B
pinlji1.pre_map.cdb
12KB
用户评论