JEDEC DDR3 SDRAM SPD规范

详细描述了使用cadence仿真ddr3的过程

amlogic ddr3检测工具 本工具因为是纯软件鉴定，无法确定是CPU端还是DDR端问题，但一般如果只有少数lane(lane的概念参考3.1)还是优先检查更换DDR端，若多次无效，可考虑CPU端

严格的说DDR应该叫DDRSDRAM，人们习惯称为DDR，部分初学者也常看到DDRSDRAM，就认为是SDRAM。DDRSDRAM是DoubleDataRateSDRAM的缩写，是双倍速率同步动态随机

DDR3协议英文版，DDR3SDRAMStandard_JESD79-3D标准协议

包含Xilinx平台DDR3设计教程四个文档：设计篇、仿真篇、综合篇及高富帅篇。

常用的电平标准ECLPECLLVTTLCMOSLVDSDDR3

Nanya公司设计的一款DDR3内存芯片规格。该规格描述了NT5CB(C)256M8IN/NT5CB(C)128M16INP两种IC规格

从零开始的Xilinx DDR3 控制程序编写教程，利用MIS IP核通过自编逻辑实现对DDR3的读写

DDR3的控制器的配置以及使用介绍，DDR Memory controller fundamentals review，QorIQ processors。

本文详细介绍了DDR、DDR1、DDR2、DDR3、DDR4、DDR5五代DDR内存的串行特征检测（SPD）规范。通过本次下载，您将获得所有版本DDR内存的SPD规范。全面了解DDR内存的SPD规范，