HTML 教學(中文筆記)

Verilog HDL是一種硬體描述語言（hardware description language），為了製作数字电路而用來描述ASICs和FPGA的設計之用。Verilog 的設計者想要以 C 程

對 新一代的展示框架而言，一定要有一組標 準控制項才算是完整框架，透過這些標準 控制項你可快速地組裝出傳統的使用者介面

程序设计过程通常分为问题建模、算法设计、编写代码和编译调试等4 个阶段。不同阶 段的任务是相对独立的，不能混为一谈。即使是一个比较简单的程序，我们也应该养成先分析，再下手，最后调试的习惯，严格遵循程序

lcc 官方教學文件 適合新手參考 老手也可溫故知新

ROS 路由安裝教學

bat簡易教學自行收集資料

docker-django-celery-tutorial 基本教學

itisgreatforpeopletolearnenglish

(筆記) 如何設計邊緣檢測電路 转自台湾一个高手写的文章，简单，易懂是不可多得的学习笔记

c#筆記本資料，大可以看看,它是多年的心血哦。