sdram控制 可用于hdl

在PAL→VGA的实时视频采集系统中,由于视频数据流的数据量大、实时性要求高。需要高速大容量的存储器作为图像数据的缓存。SDRAM作数据缓存不仅具有大容量和高速度的特点,而且在价格和功耗方面也占有很大

本文提出一种基于文件结构存储方式的新数据缓存系统,利用FPGA设计结构化状态机通过对SDRAM的读写控制,完成了具有数据重组帧功能的缓存系统设计。系统具有速度快,可靠性好,灵活性强,功能扩展容易的优点

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的

我们设计了一个PDMA(ProgrammableDirectMemoryAccess)用于测试SDRAM控制器的性能。

本文在研究有关文献的基础上,根据具体情况提出了一种独特的方法,利用FPGA 的片上资源开辟了多个FIFO 作为读写缓存,实现了多端口SDRAM 控制器的设计,并用Verilog 硬件描述语言[1] 给

本文介绍了SDRAM控制器IP核的设计、电路的功能仿真、综合以及验证等过程,其中重点讨论了该控制器的接口设计以实现SoC的集成。性能分析表明该控制器设计合理、性能优异。结果证明了该IP在功能和时序上符

SDRAM视频存储控制器的设计与实现,视频缓冲设计参考

在详细阐读SDRAM数据文档的前提下，参考ALTERA公司的IPcore,利用可编程器件（CPLD,FPGA）设计了一种通用的SDRAM控制器。它具有

在介绍DDR SDRAM控制器设计关键技术的基础上,讨论了一种DDR SDRAM控制器的设计方法。通过一种优化的地址映射策略提高了突发访问效率,采用0.18 ?滋m CMOS工艺流片实现。所设计的DD

Altera官网提供的SDR_SDRAM控制器的verilog和VHDL源程序，以及相应的仿真代码，还有一些说明文件，可直接调用，有利于SDRAM的学习。