推荐下载
-
Altera时序资料看完就会
Altera时序资料 基本上看完就会,看不明白的地方多看几次
7 2021-05-11 -
LATTICE非常详细的时序约束中文教程.pdf
网络转来的，方便大家使用,LATTICE非常详细的时序约束(中文教程)FPGA时序约束
22 2020-05-18 -
同步SRAM和异步SRAM FPGA时序约束和分析
ThisdocumentdescribesAlteraTimeQuesttimingconstraintsandanalysisforsynchronousandasynchronousinterfa
65 2019-05-28 -
通过UART读写SDRAMverilog源代码附时序约束文件
通过 UART 的接口发送命令来读写 SDRAM 命令格式如下： 00 02 0011 1111 2222 00： 写数据 02： 写个数 0011： 写地址 1111 2222： 写数据， 是 16
35 2019-01-07 -
时序逻辑设计与软件工程
本书旨在介绍一种面向软件工程的时序逻辑语言(XYZ/E)及以该语言为基础的支撑软件开发全过程的软件工程系统(XYZ系统)，目标是希望能为一般工业界用户服务，以提高软件开发的自动化水平及所开发软件的可靠
27 2020-05-30 -
华为静态时序分析与逻辑设计
华为静态时序分析与逻辑设计
8 2020-11-07 -
移位时序控制器研究与设计
移位时序控制器是高级在轨系统帧同步发送器设计的一部分,通过分析移位时序控制器的特点及其在传输过程中所遇到的各种问题,设计了基于格雷码计数器的移位时序控制器。其硬件电路部分由格雷码计数器、3-8译码器和
10 2020-12-06 -
华为_静态时序分析与逻辑设计
华为 _ 静态时序分析与逻辑设计，详细介绍了静态时序分析与逻辑设计的知识!
21 2019-06-21 -
静态时序分析与逻辑设计华为
静态时序分析与逻辑设计 华为公司的资料哦!!!!!!!!!
15 2020-08-13 -
Verilog HDL异步设计与同步设计的时序分析
（1）理解亚稳态产生的物理意义（2）理解触发器本身的建立时间和保持时间以及异步复位恢复的概念（3）理解亚稳态恢复和同步寄存器的概念（4）理解组合逻辑的延迟产生的原理，掌握系统时钟频率的计算（5）理解并
42 2019-07-06
用户评论