eetop.cn_基于 FPGA的多路高速串并转换器设计

高速模数转换器(ADC)的INLDNL测量

ၭ঳ሞገ࣑ഗڦᆌᆩዐLjLVDSሞߛ໏႑ࡽገ࣑ዐڦᆫۅ੗ᅜྺႠీࢅኝ߲ဣཥټઠࡻتăሞADIڦዚܠADCࢅTxDAC®ׂ೗ዐLjኄᅃरຍၚᆌକනᅮሺ׊ڦߛ໏ገ࣑ഗႠీႴ൱ă֖੊࿔၅1.ANSI/TIA

针对通信带宽越来越高,低速设备无法连接到高速的E1线路的问题,提出了一种基于可编程逻辑器件FPGA、嵌入式微处理器MPC875的多路接口与E1协议转换器的设计,给出了硬件原理框图及主要元器件的选型,并

典型转换器架构可实现一些系统可接受的测量转换误码率,新的设计和错误检测算法正推动限值实现更佳的性能。

基于FPGA的高速多路LVDS差分总线组传输技术.pdf

本文以workbench 为平台,vxworks 为操作系统,chipscope 为分析工具,介绍了完整的ARINC429 协议和422协议的FPGA 硬件调试,通过硬件调试发现modelsim 仿真

为了提高模糊控制器的响应速度,提出了一种基于FPGA的高速模糊控制器设计方案。该方案采用了5级流水线结构:第一级计算期望值与实际值的差值,第二级得到精确的差值e与ec,第三级对其模糊化得到模糊值E与E

采用易于FPGA实现的归一化最小和算法,通过选取合适的归一化因子,将乘法转化成移位和加法运算。在高斯白噪声信道下,仿真该译码算法得出最佳的译码迭代次数,并结合Xilinx XC7VX485T资源确定量

AFDX高速网络试飞系统实时采集关键参数的需求,使得研发一种高速、实时、高可靠的AFDX数据采集器十分重要。提出了一种基于FPGA的数据采集器设计方案,充分考虑AFDX网络特有的完整性检查、余度管理、

摘要:高级数据链路控制HDLC协议是一种面向比特的链路层协议,具有同步传输数据、冗余度低等特点,是在通信领域中应用最广泛的链路层协议之一。提出实现HDLC通信协议的主要模块—&am