最基本的aidl的demo

具体看博客讲解

VerilogHDL是一种用于数字系统设计的语言。用VerilogHDL描述的电路设计就是该电路的VerilogHDL模型也称为模块。VerilogHDL既是一种行为描述的语言也是一种结构描述的语

tapestry最基本jar包

scroll 最基本例子 没有其他的杂质

weblogic最基本知识，详细介绍weblogic

AIX最基本操作，比较适合入门者，来看看啊

idoc最基本配置,截图描述SAP的idoc最基本配置过程。

最基本的计算器，简单的VC++，MFC编写的对话框

关于winform的资料，使用基本控件的方法和技巧，希望有用。。

基于SSH的最基本的用户角色权限管理，主要实现在用户管理模块，其他CRUD请自行添加