基于Spartan_3FPGA的DDR2SDRAM存储器接口设计

BcH(31,16)编译码算法,可以纠正3位错误,用VerilogHDL可综合语言描述以上的编码纠错过程,软件仿真和硬件下载都证明了算法的正确性和可行性。整套试验系统是模拟空间存储器受到高能粒子的干扰

Altera公司宣布,个在FPGA业界实现了对高性能DDR3存储器接口的全面支持。在近通过的JESD79-3 JEDEC DDR3 SDRAM标准下,Altera Stratix:registered

基于FPGA的DDR3存储控制的设计与验证.pdf

基于FPGA的SDRAM控制器设计，希望能对大家有用。

DDR3 SDRAM Standard(DDR3设计规范)现如今DDR3的应用越来越广泛，希望本DDR3规范能对您的工作有所帮助！

DDR2_DDR3_SDRAM命令和协议汇总

Micron_Memory_DDR2、DDR3全系列原理图库+封装库（AD格式）,原理图库封装库altium.

本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台,设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储管理。

本设计中的抗SEU存储器的设计可通过ACTEL的ProAsic系列A3P400 FPGA实现,并可使用与其配套的Liber08.5 EDA工具进行代码的编辑和原理图的绘制,并进行功能仿真与电路的综合。

介绍了 DDR SDRAM 控制器的系统命令和结构 ,设计了一种基于状态机的 DDR SDRAM 控制器 。利 用状态机对读写操作进行控制可提高系统性能 ,给出了基于 FPGA 的控制器的仿真结果 。