锁相环（PLL)15e03 pdf资料

自己写的verilog锁相环。1k~100k频率比较稳定。N分频器自己修改。

pll锁相环的程序，里面含有注释可以编译使用的，采用matlab实现

关于matlab simulink 锁相环的仿真，有详细demo和仿真原理图以及各种例子

自己用simulink做的PLL仿真，需要的同志们可以看一下，互相交流

鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器，申明：这个程序也是我下载的，不过同步时间按可以控制，而且有点小毛病，我就不改正了，方便大家自己学习

答案(张厥盛 郑继禹 万心平 著) 西安电子科技大学出版

针对锁相环设计中的相位噪声和环路滤波器仿真设计，自带ADI芯片

利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

在逆变器的并网控制中，通过EPLL锁相环可提高对并网点电压相位信息的准确度，相对于传统的数字锁相和PLL所获取的相位角更加稳定准确不受谐波干扰

在fpga中pll，锁相环的结构和功能详细介绍，希望对大家有帮助！！