数字频率合成器的FPGA实现

基于NIOSII的直接数字频率合成，包括Verilog代码和eclipse代码，以及Matlab生成正弦波数据的代码

论文数字频率合成的论文，很是有用的啊，真的。来看看吧

直接数字频率合成技术DDS 精度提高的方法 研究,主要简述了如何提高精度(直接数字频率合成器&OOI;’精度 提高方法研究 李建磊!马!震!庄!波!吕凤杰 "滨州学院计算机科学技术系

小梅哥AC620开发板实现数字频率计功能可测试信号为1-50Mhz仿真代码+源码

摘 要:应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz~999.5 kHz,步进频率可达到0.5 kHz。与以前的教学实验装置相

介绍了锁相环频率合成器的构成模型及工作原理;结合其在矿井中频无线通信系统中的应用,提出了用单片机控制实现自动频道选择的方法。锁相环频率合成器的应用使得无线终端可在不同基站之间快速漫游切换,具有频率分辨

本文介绍了双调制锁相频率合成器的设计与实现

基于MC145152的锁相频率合成器实现、电子技术,开发板制作交流

集成14 bit DAC的1 GSPS DDS IC可提供改进的动态性能,从而适合于高速通信、仪表仪器和军事应用。 美国模拟器件公司在马萨诸塞州诺伍德市(Norwood, Mass.)发布

引 言 由于跳频技术在军事上的广泛应用,因此对于其 直接数字式频率合成器的研究成为人们关注的热点。直接数字式频率合成器的基本原理是利用输入信号本身相位差的不同给出不同的电压幅度, 终滤波平滑