FPGA_DDS_verilog HDL
基于FPGA实现的DDS信号发生器。使用VerilogHDL实现，包含书名文档
用户评论
推荐下载
-
dds fpga实现
dds8bitfpga实现verilog
23 2019-09-21 -
FPGA实现DDS
基于FPGA开发的DDS原理的直接数字频率合成技术，可以做一个数字信号发生器
33 2019-01-11 -
DDS basedon FPGA
FPGAforDDSbased-onDE2
19 2020-05-23 -
fpga实现dds
fpga实现的dds,包括quartus工程，modelsim工程，带modelsim仿真脚本，matlab如何产生mif文件。
27 2019-05-17 -
fpga dds modelsim
采用verilog实现DDS算法并modelsim进行了仿真
32 2019-07-09 -
FPGA_DDS
基于fpga的DDS，频率输出可控，相位可控。
58 2018-12-16 -
基于Verilog hdl的FPGA设计与工程应用_源代码
“第2章示例”目录：例2-1.v————————书中例2-1的Verilog源代码；例2-2.v————————书中例2-2的Verilog源代码；例2-3.v————————书中例2-3的Veril
49 2019-10-05 -
基于Verilog HDL的SPWM全数字算法的FPGA实现
基于VERILOG HDL语言的各种波形的发生代码
82 2018-12-07 -
基于FPGA的24位计数器verilog HDL代码
基于FPGA的24位计数器verilog HDL代码，实现显示个位数时不显示十位
42 2018-12-08 -
Verilog Verilog HDL硬件描述语言
VerilogHDL硬件描述语言【原书名】AVerilogHDLPrimer(secondEdition)【原出版社】StarGralaxyPublishing【作者】J.Bhasker【译者】徐振林
44 2019-05-31
暂无评论