HDLC 测试程序, HDLC viewer

基于FPGA+ARM的HDLC协议控制器的设计与实现

广域网配置

在数字程控交换机或网络设计中,通常采用HDLC高级数据链路控制协议。PT7A6525是具有2个完全独立的全双工信道的HDLC协议处理器芯片。本文介绍了该芯片的原理及其时钟模式,给出了实际应用中交换网与

摘要:以ARM7TDMI为内核的Samsung公司S3C4510B网络微控制器(Networking MCU)为基础,重点论述如何通过DMA(直接内存访问)方式实现HDLC通信。对软件设计中缓冲描述符

摘要:讨论了一种HDLC协议数据转发的全自动硬件设计。在SDH产品的ECC接口中采用硬件实现,通过自动控制BD的方式,实现HDLC协议的数据重新打包转发、错误处理、重发帧数据等操作,不必CPU干预。该

摘 要:针对SDH传输系统板间通信传统设计方法的不足,介绍一种采用HDLC协议进行设计的新方法.并在MPC852T型嵌入式微处理器上得以实现。严格的验证证明其在可靠性和传输速率方面获得了很好的性能。

1 概述 时分复用是当前同步通信系统中用以提高数据传输效率的常用方法。例如第2代移动通信GSM系统,光同步传输网SDH等都是使用时分复用的例子。在现代通信设备的研发中,常常会遇到高速背板通信、多协

HDLC总线列车广播系统控制器软件设计与实现，刘晓，刘全利，列车广播控制系统是现代列车运营的必备组成部分之一，为乘客提供高质量的广播服务信息。在目前轨道列车通讯系统中，HDLC总线技术��

基于E1的HDLC控制器的驱动的设计与实现，夏清，马跃，E1接口的公共信道技术建立在HDLC协议之上，如何使用E1接口芯片的HDLC控制器是应用ISDNPRI、SS7等使用公共信道的信令的基础。本文针

摘 要:本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N×64Kbps(N=1~124)的HDLC数据分接至M路(M=1~4)E1信道中传输,并允许各路E1的最大时延为