VGA设计（Verilog）

经典详细的HDL使用教程

task模块如果用到不可综合的语句,就无法综合,只能用在system verilog中用于描述行为。task一般用在仿真里,在RTL不推荐使用。从C语言的角度讲,task相当于一个函数,被调用时方可执

多年来对FPGA的学习和verilog代码编写总结出的经验，拿来和大家分享

对与初学FPGA很有帮助！程序是以PDF形式提供，大部分已经经过测试可以用的。

硬件描述语言，有关集成电路方面，包括初级篇 中级篇 实践篇 语法篇

设计练习进阶 前言 在前面学习的基础上，通过本章十个阶段的练习，一定能逐步掌握Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综合前和综合后仿真，再独立完

华为公司的关于Verilog的设计流程规范，可以借鉴一下。

1）用8×8点阵显示屏滚动显示至少4个汉字； 　　2）可以用拨码开关控制左、右滚动显示。

cpu设计实例-verilog,通过这个文档你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位

用verilog写的流水灯，有延时功能。本资源是pdf文件