异步FIFO的FPGA实现

国外介绍的异步FIFO设计第一部分，看了这部分资料就不用看别的异步FIFO介绍了

Simulation and synthesis of asynchronous FIFO design

生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世生生世世但是事实是生生世世事实上

PCI 9054内部有六个可编程的 FIFO存储器,它们可分别实现 PCI发起读、写操作, PCI目标读、写操作和 DMA方式读、写操作。这里采用 DMA方式传输数据,可实现大量数据的突发传输而不丢失

本资源是基于fpga平台实现由串口接收到数据进行ask调制以后在发送给pc端，其中实现了fifo的设计，rom的设计以及ask调制

LPM_FIFO，ALTERA的FPGA开发用户文档，FIFO定制pdf！

代码主要介绍一下同步fifo用verilog实现。fifo是firstinputfirstoutput的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟

在FPGA设计中,内部的FIFO设计是 个不可或缺的内容,其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器,在coregen中可以直接产生这的硬FI

为了满足高速实时数据采集系统对所采集海量数据进行缓存的要求,通过研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM设计了一种高速大容量异步FIFO。使用Xilinx提供的存储器接口生成器(

用VHDL语言设计的异步串行通信收发模块。采样方法时序配合及数据存储方式有创新。