ofdm 交织编码的Verilog实现

Rgmii's verilog implementation

verilog的agc实现，输出六位，输入16位

基于quarters的实现。Verilog编写

verilog的串口程序，可以实现波特率的改变。没有使用状态机。

8051的verilog实现 适用于各种工作需要的啊

交织和解交织是组合信道纠错系统的一个重要环节,交织器和解交织器的实现方法有多种。本文利用Altera公司开发的Quartus软件平台和仿真环境,设计一种交织器和解交织器FPGA电路单倍实现的方法,并分

数字系统设计：VERILOG实现+（第2版）.pdf

在数字通信系统中，为了应对信道噪声，尤其是突发错误或衰落，交织技术被广泛采用。交织通过重新排列输入数据，使得连续的数据间隔排列，以在传输过程中降低相关噪声的影响。本文提供了在FPGA中实现K=4、L=

Verilog来实现数字跑表的功能，当中涉及到消抖程序的设计，分频，以及模块化的设计方法等。基本功能与手机中常用的数字跑表相似。

咬尾卷积编码器的VerilogHDL实现，谷骞，别红霞，本文在阐述LTE标准中咬尾卷积编码原理的基础上，使用VerilogHDL语言和FPGA芯片设计并实现了该咬尾卷积码的编码器。在实现过程中本文提